Pat
J-GLOBAL ID：200903095447608312
液晶表示装置
Inventor：
Applicant, Patent owner：
Agent (1)：
須山 佐一 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991307313
Publication number (International publication number)：1993142573
Application date： Nov. 22, 1991
Publication date： Jun. 11, 1993
Summary：
【要約】【目的】 画素部のスイッチ素子の保持期間中のリーク電流を大幅に減少させ、リーク電流による画素電極の電位変化を抑え、良好な画像品質をもつ液晶表示装置。【構成】 基板上に、画素部と駆動回路部と信号線とゲート線とが形成されてなる液晶表示装置において、画素部を構成する画素電極と信号線間に少なくとも2個の薄膜MOSトランジスタから形成されたスイッチ素子が接続され、少なくとも 2個の薄膜MOSトランジスタのゲート電極が同一のゲート線に接続されており、直列に接続された少なくとも 2個の薄膜MOSトランジスタどうしの接続部と画素電極との間に画素電極側を入力端子とするバッファ回路を有する。
Claim (excerpt)：
基板の同一面上に、マトリックス状に形成された複数の画素部と、前記複数の画素部の周辺に形成された駆動回路部と、前記画素部と前記駆動回路部とを電気的に接続する信号線とゲート線とが形成されてなる液晶表示装置において、前記画素部を構成するスイッチ素子が直列に接続された少なくとも2個の薄膜MOSトランジスタから形成され、前記画素部を構成する画素電極と前記信号線間に前記スイッチ素子が接続され、前記少なくとも 2個の薄膜MOSトランジスタのゲート電極が同一のゲート線に接続されており、前記直列に接続された少なくとも 2個の薄膜MOSトランジスタどうしの接続部と前記画素電極との間に前記画素電極側を入力端子とするバッファ回路を有していることを特徴とする液晶表示装置。
IPC (4)：
G02F 1/136 500
, G02F 1/133 550
, H01L 27/12
, H01L 29/784
