Pat

J-GLOBAL ID：200903095540971400

Si半導体素子の製造方法

Inventor： シンジ・ウヤ
Applicant, Patent owner： ゴールド スター エレグトロン カンパニー リミテッド
Agent (1)： 山川 政樹
Gazette classification：公開公報
Application number (International application number)：1993239260
Publication number (International publication number)：1995106544
Application date： Sep. 01, 1993
Publication date： Apr. 21, 1995
Summary：

【要約】【目的】 本発明の要旨は素子領域近方に存在する素子分離領域やそれに相当する領域、n+,p+等の空乏化されない素子領域、または後の製造工程により半導体基板表面から除去され隔離される領域内にゲッタリングサイトを形成するものである。【構成】 Si半導体素子の製造工程において、Si基板の素子分離領域、Si基板上に形成される酸化膜とSi基板との界面下部領域、Si基板に形成される高濃度の不純物領域から選択されたいずれかの領域、または2つ以上の領域にカーボンをイオン注入し、熱処理して、ゲッタリングサイトを形成する工程を含む。

Claim (excerpt)：

Si半導体素子の製造工程において、Si基板の素子分離領域、Si基板上に形成される酸化膜とSi基板との界面下部領域、Si基板に形成される高濃度の不純物領域から選択されたいずれかの領域、または2つ以上の領域にカーボンをイオン注入し、熱処理して、ゲッタリングサイトを形成する工程を含むことを特徴とするSi半導体素子の製造方法。

IPC (2)：

H01L 27/148 ,  H01L 21/322

Patent cited by the Patent：

Cited by examiner (4)

• 特開昭60-084813
  
• 特開昭60-084813
  
• 特開平1-225350
  
• 特開昭63-296225