Pat

J-GLOBAL ID：200903095551114941

半導体装置

Inventor： 光地 哲伸
Applicant, Patent owner： キヤノン株式会社
Agent (1)： 谷 義一 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991222896
Publication number (International publication number)：1993063200
Application date： Sep. 03, 1991
Publication date： Mar. 12, 1993
Summary：

【要約】【目的】 電極数が少なく素子分離領域が小さく、かつ、ラッチアップ耐性の高い半導体装置を実現する。【構成】 絶縁体106の主面に形成された絶縁ゲート型電界効果トランジスタにおいて、埋込みのドレイン領域101,203および、埋込みのゲート領域105を有する。

Claim (excerpt)：

絶縁体の主面に形成された絶縁ゲート型電界効果トランジスタにおいて、埋込みのドレイン領域および、埋込みのゲート領域を有することを特徴とする半導体装置。

IPC (5)：

H01L 29/784 ,  H01L 21/285 ,  H01L 21/285 301 ,  H01L 27/08 331 ,  H01L 27/12

FI (2)：

H01L 29/78 311 X ,  H01L 29/78 311 C

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭52-034681
  
• 特開平3-145760