Pat
J-GLOBAL ID：200903095562343535

張り合わせ基板およびその製造方法

Inventor：
大井 浩之

About 大井 浩之


Applicant, Patent owner：
三菱マテリアルシリコン株式会社

About 三菱マテリアルシリコン株式会社


Agent (1)： 安倍 逸郎
Gazette classification：公開公報
Application number (International application number)：1999217368
Publication number (International publication number)：2001044398
Application date： Jul. 30, 1999
Publication date： Feb. 16, 2001
Summary：
【要約】【課題】 デバイス作製側ウェーハを無欠陥化し、その電気的特性を高めた張り合わせ基板とその製法を提供する。【解決手段】 デバイス作製側をピュアシリコンウェーハとして張り合わせる。ピュアシリコンウェーハは、CZインゴットの引上の際、引上速度、結晶内温度勾配の平均値を制御し、Grown-in欠陥を排除している。引上速度をVmm/min、Si融点から1300°Cまでの引上軸方向の結晶内温度勾配の平均値をG°C/mmとし、V/Gを、結晶中心から45mmまでの領域で、0.20〜0.22mm2/°C・min、45mmから外側の領域でV/Gが単調に増加するように目標引上速度を設定する。張り合わせは通常の条件で行う。
Claim (excerpt)：
第1のシリコンウェーハと第2のシリコンウェーハとを張り合わせた張り合わせ基板において、第1のシリコンウェーハおよび第2のシリコンウェーハのうち、少なくともデバイスが作製される側のシリコンウェーハを、ウェーハ全面に微小欠陥が存在しないピュアシリコンウェーハとした張り合わせ基板。
IPC (3)：
H01L 27/12 ,  C30B 29/06 ,  C30B 29/06 502
FI (3)：
H01L 27/12 B ,  C30B 29/06 C ,  C30B 29/06 502 J
F-Term (5)：
4G077AA02 ,  4G077AA10 ,  4G077BA04 ,  4G077CF10 ,  4G077FF07
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM