Pat

J-GLOBAL ID：200903095577961430

半導体装置の製造方法

Inventor： 前田 圭一
Applicant, Patent owner： ソニー株式会社
Agent (1)： 小池 晃 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991308326
Publication number (International publication number)：1993121378
Application date： Oct. 29, 1991
Publication date： May. 18, 1993
Summary：

【要約】【目的】 反射防止膜に被覆された下層配線材料層へコンタクトを形成する場合に、下層配線材料層へダメージを与えずに低抵抗コンタクトを実現する。【構成】 上面にTiON反射防止膜2を有するAl-1%Si層1上でPSG層間絶縁膜3にビアホール3aを開口する場合、TiON反射防止膜2が露出したところでイオン・モードによるエッチングを終了し、レジストを剥離した後、ウェハをアンモニア-過酸化水素混合溶液に浸漬し、比抵抗の高いTiON反射防止膜2を選択的に除去する。これにより、上層配線を形成した後にもコンタクト抵抗が増大しない。また、この除去工程はウェット・エッチングなので、従来のように下地のAl-1%Si層1のスパッタ生成物がビアホールの側壁部に再付着する虞れがなく、上層配線のカバレッジも改善される。

Claim (excerpt)：

反射防止膜で被覆された下層配線材料層の上に積層された絶縁膜を選択的にエッチングして接続孔を開口する工程と、前記接続孔の底面に露出した前記反射防止膜を選択的に除去する工程とを有することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/302 ,  H01L 21/3205