Pat

J-GLOBAL ID：200903095615727543

不良解析方法とそのシステム

Inventor： 豊福 健介
Applicant, Patent owner： ソニー株式会社
Agent (1)： 藤島 洋一郎
Gazette classification：公開公報
Application number (International application number)：1996097435
Publication number (International publication number)：1997266235
Application date： Mar. 28, 1996
Publication date： Oct. 07, 1997
Summary：

【要約】【課題】 半導体装置の設計レイアウト情報を利用することにより、短時間で早期に不良解析をすることができる不良解析方法とそのシステムを提供する。【解決手段】 設計装置12により、半導体装置の設計レイアウト図面を設計レイヤー22の上に描画する。各欠陥検査装置11により、各製造工程1,2,3の間で各半導体ウェーハの欠陥検査を行う。欠陥情報に基づき、欠陥レイヤー21の上に欠陥図面を描画する。欠陥レイヤー21の欠陥図面を設計レイヤー22の設計レイアウト図面に重ね合わせて投影し、設計装置12の画面に表示する。

Claim (excerpt)：

半導体装置の不良解析を行うための方法であって、半導体装置の製造工程間において欠陥検査を行うと共に、欠陥検査により得た欠陥情報を半導体装置の設計レイアウト情報と照合し、欠陥を生じた設計レイアウト上の特徴を検出することを特徴とする不良解析方法。

IPC (2)：

H01L 21/66 ,  G01R 31/28

FI (3)：

H01L 21/66 A ,  H01L 21/66 Z ,  G01R 31/28 F