Pat

J-GLOBAL ID：200903095774046190

出力回路

Inventor： 茂原 宏 ,  衣笠 昌典
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1991187569
Publication number (International publication number)：1993037336
Application date： Jul. 26, 1991
Publication date： Feb. 12, 1993
Summary：

【要約】【目的】 簡単な回路構成により、出力ノードに接続されるトランジスタを同一導電形とした場合においても、所望のレベルの出力電圧を得る。【構成】 電源(Vcc)と接地間に電流通路が直列接続されたNチャネルMOSトランジスタN3ソース、およびトランジスタN4のドレインは出力ノード(OT1)に接続されている。NチャネルMOSトランジスタN5のソースはトランジスタN3の基板に接続され、ドレインは出力ノード(OT1)に接続されている。このトランジスタN5のゲートはトランジスタN3のドレインに接続されている。入力ノードIN1に供給される信号に応じてトランジスタN3が導通すると、出力ノードOT1の電位が上昇するとともに、トランジスタN5を介してトランジスタN3の基板の電位が上昇し、トランジスタN3のバックゲートバイアス効果が小さくなる。このため、出力ノードOT1の電位は一層上昇する。

Claim (excerpt)：

第1の電源および第2の電源の相互間に電流通路が直列接続され、入力信号に応じて交互に導通される同一導電型の第1、第2のトランジスタと、これらトランジスタの相互接続点に接続された出力端子と、電流通路の一端が前記出力端子に接続され、他端が前記第1のトランジスタのバックゲートに接続された第3のトランジスタと、を具備したことを特徴とする出力回路。

IPC (2)：

H03K 19/0175 ,  H03K 19/094

FI (3)：

H03K 19/00 101 F ,  H03K 19/00 101 J ,  H03K 19/094 D

Patent cited by the Patent：

Cited by examiner (1)

• 出力回路
  Gazette classification：公開公報   Application number：特願平3-156868   Applicant：富士通株式会社, 株式会社九州富士通エレクトロニクス