Pat

J-GLOBAL ID：200903095843898781

半導体装置及びその製造方法

Inventor： 松永 範昭 ,  柴田 英毅
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1998000405
Publication number (International publication number)：1999195706
Application date： Jan. 05, 1998
Publication date： Jul. 21, 1999
Summary：

【要約】【課題】 スルーホール配線に対する電気的な遮蔽効果を高めることを可能とする。【解決手段】 半導体基板11を貫くスルーホールの内側に側壁絶縁膜22を介してスルーホール配線23が形成された半導体装置において、スルーホールの側壁となる半導体基板11と側壁絶縁膜22との間に側壁導電体層21aが形成されている。

Claim (excerpt)：

半導体基板を貫くスルーホールの内側に側壁絶縁膜を介してスルーホール配線が形成された半導体装置において、前記スルーホールの側壁となる半導体基板と前記側壁絶縁膜との間に側壁導電体層が形成されていることを特徴とする半導体装置。

IPC (4)：

H01L 21/768 ,  H01L 21/8234 ,  H01L 27/06 ,  H05K 3/40

FI (3)：

H01L 21/90 Z ,  H05K 3/40 K ,  H01L 27/06 102 E