Pat

J-GLOBAL ID：200903095848129689

半導体装置の製造方法

Inventor： 高岡 裕二
Applicant, Patent owner： ソニー株式会社
Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1997176881
Publication number (International publication number)：1999026589
Application date： Jul. 02, 1997
Publication date： Jan. 29, 1999
Summary：

【要約】【課題】より安定したフューズ切断方法を提案し、フューズ配線の微細化を可能とする半導体装置の製造方法を提供する。【解決手段】半導体基板上に複数のフューズを形成する工程と、該フューズを被覆して全面にレジスト膜を形成する工程と、前記レジスト膜に電子ビームを照射することにより前記フューズを切断する工程、および前記レジスト膜を除去する工程を有する半導体装置の製造方法。

Claim (excerpt)：

半導体基板上に複数のフューズを形成する工程と、該フューズを被覆してレジスト膜を形成する工程と、該レジスト膜を露光し、エッチングして前記フューズを切断する工程と、前記レジスト膜を除去する工程を有する半導体装置の製造方法。

IPC (2)：

H01L 21/82 ,  H01L 27/10 431

FI (2)：

H01L 21/82 F ,  H01L 27/10 431