Pat

J-GLOBAL ID：200903095895249676

半導体メモリ

Inventor： 宮元 崇行
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 曾我 道照 (外6名)
Gazette classification：公開公報
Application number (International application number)：1992178094
Publication number (International publication number)：1994020470
Application date： Jul. 06, 1992
Publication date： Jan. 28, 1994
Summary：

【要約】【目的】 セルプレート電位を供給するセルプレート電位発生回路及びビット線電位を供給するビット線電位発生回路をなくすことにより、低消費電力化され得る半導体メモリを得ることを目的とする。【構成】 イコライズ信号φEQにより、ビット線イコライズ回路1のトランジスタ7及び8を導通状態にしてビット線2及び3を等電位にし、イコライズ動作を完了する。イコライズ動作完了後、イコライズ信号φEQによりトランジスタ22を導通させ、トランジスタ22を介してトランジスタ7及び8の直列接続体の例えばドレイン接続点のビット線電位VBLをセルプレート電位VCPとしてセルプレートに供給する。また、リーク補償回路23はビット線電位VBL及びセルプレート電位VCPをリーク補償する。

Claim (excerpt)：

ビット線の電位をデータとして蓄積し放出するメモリセルと、上記ビット線に上記電位がないときにビット線を等電位にするイコライズ回路とを備えた半導体メモリにおいて、上記ビット線が上記イコライズ回路によって等電位にされた後に上記ビット線と上記メモリセルのセルプレートとを電気的に接続する接続手段を備えたことを特徴とする半導体メモリ。