Pat
J-GLOBAL ID：200903095956849582
アクティブマトリクス液晶表示装置のインターレース駆動方法
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴木 晴敏
Gazette classification：公開公報
Application number (International application number)：1993195510
Publication number (International publication number)：1995030836
Application date： Jul. 13, 1993
Publication date： Jan. 31, 1995
Summary：
【要約】 (修正有)【目的】 アクティブマトリクス液晶表示装置の二行同時選択インターレース駆動を可能にする。【構成】 二本のゲート線(例えばn番目及びn+1番目)を両方同時にハイレベルに切り換え、対応する二行分の画素駆動用TFTを導通状態にする。これと同期して、各列の信号線1に映像信号Vsigをサンプリングする。次に、n番目のゲート線を先にローレベルに戻し、サンプリングされた映像信号Vsigを当該n行目の保持容量素子Csに書き込み固定する。この時、保持容量素子Csの接地端子はローレベルに保持された一行前のn-1番目のゲート線に接続されているので、確実な映像信号Vsigの書き込み固定が可能である。次いで所定時間経過後n+1番目のゲート線をローレベルに戻し、サンプリングされた映像信号Vsigを同様に当該n+1行目の保持容量素子Csに書き込み固定する。
Claim (excerpt)：
行列配置された液晶画素と、各液晶画素に対応して設けられたスイッチング素子と、各液晶画素に対応して設けられた保持容量素子と、スイッチング素子の各列に接続された信号線と、スイッチング素子の各行に接続されるとともに当該行より一段後に配列した保持容量素子の各行に接続されたゲート線とを備えたアクティブマトリクス液晶表示装置のインターレース駆動方法であって、第1フィールドで順に二本のゲート線の組を同時選択し二行ずつ液晶画素を駆動し、第2フィールドで順に一段シフトした組み合わせで二本のゲート線を同時選択し二行ずつ液晶画素を駆動する際、該二本のゲート線を両方同時にハイレベルに切り換え対応する二行分のスイッチング素子を導通状態にするステップと、各列の信号線に映像信号をサンプリングするステップと、ローレベルに保持された一段前のゲート線に接続された保持容量素子の行に対応する一方のゲート線を先にローレベルに戻し、各列の信号線にサンプリングされた映像信号を当該保持容量素子の行及び対応する液晶画素の行に書き込み固定するステップと、次いで所定時間経過後他方のゲート線をローレベルに戻し、各列の信号線にサンプリングされた映像信号を同様に対応する保持容量素子の行及び液晶画素の行に書き込み固定するステップとを含むアクティブマトリクス液晶表示装置のインターレース駆動方法。
Patent cited by the Patent：
Return to Previous Page
