Pat

J-GLOBAL ID：200903095984996906

化合物半導体ヘテロ接合ゲート電界効果トランジスタ

Inventor： 長岡 正見
Applicant, Patent owner： 株式会社東芝
Agent (1)： 則近 憲佑
Gazette classification：公開公報
Application number (International application number)：1991256850
Publication number (International publication number)：1993102190
Application date： Oct. 04, 1991
Publication date： Apr. 23, 1993
Summary：

【要約】【目的】 高いシートキャリア濃度を有し、かつキャリアの走行速度が高い化合物半導体ヘテロ接合ゲートFETを提供することを目的とする。【構成】 ドーピングされた第1の半導体からなるチャネル層をドーピングされていない第1の半導体からなる二つの層で挟んだ積層構造を有し、かつ積層構造の上層に第1の半導体と組成が異なる第2の半導体からなる障壁層を有する。またはドーピングされた第1の半導体からなるチャネル層の上層および下層に第1の半導体と組成が異なる第2の半導体からなる障壁層を有し、かつ障壁層のうちの少なくとも一方とチャネル層との間にドーピングされていない第1の半導体からなる層を有する。【効果】 本発明によれば、高いシートキャリアの濃度を有し、かつキャリアの走行速度が高い化合物半導体ヘテロ接合ゲートFETが得られる。

Claim (excerpt)：

ドーピングされた第1半導体からなるチャネル層をドーピングされていない第1の半導体からなる二つの層で挟んだ積層構造を有し、かつ前記積層構造の上層に前記第1の半導体と組成が異なる第2の半導体からなる障壁層を有することを特徴とする化合物半導体ヘテロ接合ゲート電界効果トランジスタ。

IPC (3)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/205

Patent cited by the Patent：

Cited by examiner (3)

• 特開平4-326735
  
• 特開昭63-184369
  
• 特開昭62-243367