Pat

J-GLOBAL ID：200903096094638430

薄膜トランジスタ及びそれを用いた表示装置

Inventor： 佐野 景一 ,  瀬川 泰生 ,  田渕 規夫 ,  山田 努
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 安富 耕二 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998177113
Publication number (International publication number)：2000012869
Application date： Jun. 24, 1998
Publication date： Jan. 14, 2000
Summary：

【要約】【課題】 能動層の厚みに起因する段差によって生じる層間絶縁膜の窪みあるいは空隙が生じることによるTFT特性の劣化を防止するとともに、そのTFTをスイッチング素子として用いた良好な表示を得ることができる表示装置を提供する。【解決手段】 絶縁性基板1上に、ゲート電極2、ゲート絶縁膜3を形成し、その上に多結晶シリコン膜からなる能動層4を形成する。このとき、ゲート電極2上であって、チャネル長方向に対して垂直に突起部4a,4bを形成して、層間絶縁膜9に生じた窪みあるいは空隙に電荷等が蓄積されることにより発生するリーク電流を抑制する。

Claim (excerpt)：

ゲート電極、ゲート絶縁膜、チャネルを有する半導体膜、及び層間絶縁膜を積層して成っており、前記半導体膜はチャネル長方向に対して垂直な方向に突起部を有し、該突起部は前記ゲート電極と重畳しており、該突起部のチャネル長方向の幅は前記チャネルのチャネル長よりも短いことを特徴とする薄膜トランジスタ。

IPC (2)：

H01L 29/786 ,  G02F 1/136 500

FI (2)：

H01L 29/78 618 C ,  G02F 1/136 500

F-Term (48)：

2H092JA26 ,  2H092JA29 ,  2H092JA33 ,  2H092JA35 ,  2H092JA36 ,  2H092JA38 ,  2H092JA39 ,  2H092JA42 ,  2H092JA43 ,  2H092JA44 ,  2H092JA47 ,  2H092JB01 ,  2H092JB13 ,  2H092JB23 ,  2H092JB27 ,  2H092JB32 ,  2H092JB33 ,  2H092JB36 ,  2H092JB51 ,  2H092JB56 ,  2H092JB63 ,  2H092JB69 ,  2H092KA04 ,  2H092KA07 ,  2H092KA12 ,  2H092KA16 ,  2H092KA18 ,  2H092KA22 ,  2H092KB05 ,  2H092KB14 ,  2H092MA05 ,  2H092MA08 ,  2H092MA13 ,  2H092MA17 ,  2H092MA22 ,  2H092MA27 ,  2H092MA31 ,  2H092MA35 ,  2H092MA37 ,  2H092MA41 ,  2H092MA42 ,  2H092NA01 ,  2H092NA15 ,  2H092NA17 ,  2H092NA22 ,  2H092NA25 ,  2H092PA08 ,  2H092QA07