Pat
J-GLOBAL ID：200903096224576040
半導体記憶装置
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1991265187
Publication number (International publication number)：1993012891
Application date： Sep. 17, 1991
Publication date： Jan. 22, 1993
Summary：
【要約】【目的】 単一の電源で書き込み、消去を可能とした半導体記憶装置を提供する。【構成】 単一の電源を昇圧回路で昇圧する。この昇圧回路からの昇圧した書き込み電位を、メモリセル(トランジスタ)に加えるに当り、複数のメモリセルの1つずつに順次時間をずらして書き込むようにするか、又はトランジスタの動作点を書き込み電流が小さくなるものとして、複数のメモリセルに同時に書き込むか、又は昇圧した書き込み電位の電荷を一旦キャパシタンスに蓄え、そのキャパシタンスからの電流により複数のメモリセルに同時に書き込む。
Claim (excerpt)：
1つのメモリセルが1つのトランジスタにより構成され、そのトランジスタは電気的にデータの書き換えが可能であり、前記メモリセルが行方向及び列方向に複数個配列されたメモリセルアレイを有する半導体記憶装置において、前記メモリセル中のデータを検知する複数のデータ検知回路と、前記各データ検知回路に1つ宛接続された複数の出力バッファ回路と、前記メモリセルにあるデータを書き込みの際に書き込み電圧を加える複数の書き込み回路と、前記複数の書き込み回路のうちの予め定めた数のものを時間をずらして順次活性化する書き込み制御回路と、前記メモリセルに消去電圧を供給する消去制御回路と、前記書き込み電圧および消去電圧を形成するために内部電源電圧を昇圧する昇圧回路と、前記昇圧回路からの出力電圧を所定値に制御する電圧リミッタ回路と、を備えることを特徴とする半導体記憶装置。
Patent cited by the Patent：
Cited by examiner (7)
Show all
Return to Previous Page
