Pat

J-GLOBAL ID：200903096236140930

2重化計算機システム

Inventor： 大野 哲朗
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1992319176
Publication number (International publication number)：1994168150
Application date： Nov. 30, 1992
Publication date： Jun. 14, 1994
Summary：

【要約】【目的】2重化されたCPU出力を比較する比較回路の動作を検証できるようにし、信頼性の向上を図る。【構成】比較回路23の動作を検査する際には、診断フラグが“1”にセットされた後に、強制リセット回路29によってスレーブCPU22の動作が強制的に停止される。この場合、比較回路23が正常に動作していればCPU出力の不一致が検出され、またCPU出力の不一致が検出されなければ、比較回路23の動作に支障が発生していると認識することができる。このため、スレーブCPU22を動作停止させた状態での比較回路出力を調べることにより、比較回路23の動作を検証することができる。したがって、比較回路23の動作を検証できるようなり、高信頼性を確保することが可能となる。

Claim (excerpt)：

互いに同一処理を実行するマスタCPUおよびスレーブCPUと、これらマスタCPUおよびスレーブCPUの出力を比較し、CPU出力の不一致を検出する比較回路と、前記スレーブCPUを動作停止させる手段と、前記スレーブCPUが動作停止された時の前記比較回路の出力に従って、前記比較回路の動作を検証する手段とを具備することを特徴とする2重化計算機システム。

IPC (2)：

G06F 11/16 310 ,  G06F 15/16 460

Patent cited by the Patent：

Cited by examiner (3)

• 特開平2-138636
  
• 特開平3-014033
  
• 特開昭53-149738