薄膜トランジスタとその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：吉田茂明 (外2名)
Gazette classification：公開公報
Application number (International application number)：2003159100
Publication number (International publication number)：2003318200
Application date： Jul. 03, 1995
Publication date： Nov. 07, 2003
Summary：

【要約】【課題】 TFTのしきい値電圧Vthのばらつきを抑制する。【解決手段】ゲート絶縁膜を形成した後に水洗を行い、一定の放置時間の経過後にチャネルポリシリコンを形成した場合のTFTのVthは、放置時間が1時間を超えたあたりから急激に上昇し、しかもそのばらつきが増大する。TFTのゲート絶縁膜上の不純物(例えばボロン)は一旦水洗によって洗い流されるが、水洗後、時間が経過すると大気中から再度ボロンなどの不純物が付着するためである。水洗後300時間程経過したTFTでは、チャネルポリシリコンのボロン濃度の、同一チップ内での濃度差(面内のチャネルボロン濃度差)が3×1018/cm2程度であったが、水洗後1時間程経過したTFTではそれが1×1018/cm2程度に減少している。

Claim (excerpt)：

同一のチップ内に複数形成され、その各々がゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたチャネルポリシリコンとを備え、前記チップ内において、お互いの前記チャネルポリシリコン中の不純物濃度のばらつきが1×1018/cm3以下である薄膜トランジスタ。

IPC (2)：

H01L 21/336 , H01L 29/786

FI (2)：

H01L 29/78 618 A , H01L 29/78 618 F

F-Term (8)：

5F110AA07 , 5F110AA30 , 5F110CC07 , 5F110GG02 , 5F110GG13 , 5F110GG34 , 5F110GG42 , 5F110GG57

Patent cited by the Patent：

Cited by applicant (2)

薄膜トランジスタおよびその製造方法
Gazette classification：公開公報 Application number：特願平4-076243 Applicant：ソニー株式会社
特開平04-129275号公報

Cited by examiner (1)

薄膜状絶縁ゲイト型半導体装置およびその作製方法
Gazette classification：公開公報 Application number：特願平5-220594 Applicant：株式会社半導体エネルギー研究所

Return to Previous Page