Pat

J-GLOBAL ID：200903096440199430

半導体装置の製造方法

Inventor： 井上 顕 ,  関根 誠 ,  宮本 秀信
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995168560
Publication number (International publication number)：1996167717
Application date： Jul. 04, 1995
Publication date： Jun. 25, 1996
Summary：

【要約】 (修正有)【目的】 電極部の低抵抗化のための導電膜の形成に利用される、ゲート電極からせりだした形状のサイドウォールを有する半導体装置の製造方法を提供する。【構成】 ゲート電極となる多結晶シリコン105上にリンを含有した物質107を設けて電極部を形成し、電極部を含む基板全面にリンを含有しない絶縁物を設け、エッチング工程によりサイドウォール110を形成する。その後、フッ酸を含むエッチング材により電極部のリンを含有した物質107のみを選択的に除去し、電極部の多結晶シリコン105よりもせりだした形状のサイドウォールを形成する。

Claim (excerpt)：

半導体基板上にゲート電極膜とこのゲート電極膜上に形成されたリンを含有する第1の絶縁膜とを選択的に設ける工程と、全面にリンを含有しない第2の絶縁膜を形成しエッチバックして前記ゲート電極膜および前記第1の絶縁膜の側壁にサイドウォール絶縁膜を形成する工程と、フッ酸を含むエッチング材により前記第1の絶縁膜を除去する工程と、を含むことを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 29/78 ,  H01L 21/336

FI (2)：

H01L 29/78 301 G ,  H01L 29/78 301 P

Patent cited by the Patent：

Cited by examiner (5)

• 特開昭62-122173
  
• 特開昭58-154270
  
• 特開平3-288443
  
• 特開平2-087630
  
• 特開昭61-284963