Pat

J-GLOBAL ID：200903096594050102

薄膜トランジスタマトリクス基板の製造方法

Inventor： 井上 淳
Applicant, Patent owner： 富士通株式会社
Agent (1)： 柏谷 昭司 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993205976
Publication number (International publication number)：1995056193
Application date： Aug. 20, 1993
Publication date： Mar. 03, 1995
Summary：

【要約】【目的】 液晶表示装置等に用いる薄膜トランジスタマトリクス基板の製造方法に関し、ストレージキャパシタ電極と画素電極間の短絡による点欠陥を低減することを目的とする。【構成】 ガラス基板1の上に、ゲート電極2、ソース電極9、ドレイン電極10、画素電極14、およびゲート電極2に接続されるゲートバスライン16、ドレイン電極10に接続されるドレインバスライン15を有する薄膜トランジスタマトリクス基板の製造方法において、この薄膜トランジスタマトリクスのストレージキャパシタ電極3の上の、それまでの工程によって不純物を含み、あるいはピンホールを生じている恐れがあるゲート絶縁膜4の、少なくともその上層を画素電極を形成する前に除去し、このストレージキャパシタ電極3の上に絶縁性の優れた新たな保護膜12を形成した後に画素電極14を形成する。

Claim (excerpt)：

ゲート電極、ソース電極、ドレイン電極、画素電極、およびゲート電極に接続されるゲートバスライン、ドレイン電極に接続されるドレインバスラインを有する薄膜トランジスタマトリクス基板の製造方法において、該薄膜トランジスタマトリクスのストレージキャパシタ電極の上のゲート絶縁膜を画素電極を形成する前に除去し、該ストレージキャパシタ電極の上に新たな絶縁膜を形成した後に画素電極を形成することを特徴とする薄膜トランジスタマトリクス基板の製造方法。

IPC (2)：

G02F 1/136 500 ,  H01L 29/786