Pat
J-GLOBAL ID：200903096720342157
V.24/V.28 ・V.35 兼用インタフエース回路
Inventor：
,
Applicant, Patent owner：
,
Agent (1)：
鈴木 章夫
Gazette classification：公開公報
Application number (International application number)：1991276451
Publication number (International publication number)：1993088802
Application date： Sep. 30, 1991
Publication date： Apr. 09, 1993
Summary：
【要約】【目的】 1枚のプリント基板にV.24/V.28 ドライバ・レシーバ回路とV.35ドライバ・レシーバ回路を任意に構成することを可能にしたインタフェース回路を得る。【構成】 クロック出力端子1、データ出力端子2、及びデータ入力端子5に夫々V.35 用及びV.24/V.28 用の各クロック出力ドライバ16,17、データ出力ドライバ18,19、データ入力レシーバ22,23を並列に接続し、かつ各ドライバとレシーバを夫々V.35 ポート及びV.24/V.28 ポートに設けたクロック出力端子6,11、データ出力端子7,12、及びデータ入力端子10,15に接続し、一方制御出力端子3及び制御入力端子4にはV.35 用及びV.24/V.28 用で兼用する制御用ドライバ20と制御用レシーバ21を接続し、かつこれらを各ポートの制御出力端子8,13及び制御入力端子9,14に夫々接続する。
Claim (excerpt)：
クロック出力端子、データ出力端子、及びデータ入力端子に夫々V.35 用及びV.24/V.28 用の各クロック出力ドライバ、データ出力ドライバ、データ入力レシーバを並列に接続し、かつ各ドライバとレシーバを夫々V.35 ポート及びV.24/V.28 ポートに設けたクロック出力端子、データ出力端子、及びデータ入力端子に接続し、一方制御出力端子及び制御入力端子にはV.35 用及びV.24/V.28 用で兼用する制御用ドライバと制御用レシーバを接続し、かつこれらを各ポートの制御出力端子及び制御入力端子に夫々接続したことを特徴とするV.24/V.28 ・V.35 兼用インタフェース回路。
Patent cited by the Patent：
Return to Previous Page
