Pat
J-GLOBAL ID：200903096728524840
半導体装置及び製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
小川 勝男
Gazette classification：公開公報
Application number (International application number)：1991310415
Publication number (International publication number)：1993152180
Application date： Nov. 26, 1991
Publication date： Jun. 18, 1993
Summary：
【要約】【目的】 2枚のシリコン・ウェハを張り合わせて形成されるSOI張り合わせウェハを、半導体素子形成に関して従前通りの品質を確保したまま、その製造原価を低減させる。【構成】 2枚のシリコン・ウェハを絶縁膜を介して張り合わせてなるSOI張り合わせウェハの一方をシリコン多結晶ウェハ1とし、他方をシリコン単結晶ウェハ2とし、シリコン単結晶ウェハ2側に半導体素子を形成する。前記絶縁膜をシリコン酸化膜とし、シリコン多結晶ウェハ1及びシリコン単結晶ウェハ2の少なくとも一方のウェハの少なくとも一方の面が酸化され、この酸化された面を他方のウェハに当接させ、これに熱処理を加えて2枚のウェハが接着される。
Claim (excerpt)：
2枚のシリコン・ウェハを絶縁膜を介して張り合わせてなる半導体装置において、一方のシリコン・ウェハはシリコン多結晶ウェハであり、他方のシリコン・ウェハをシリコン単結晶ウェハであることを特徴とする半導体装置。
IPC (3)：
H01L 21/02
, H01L 21/304 321
, H01L 27/12
