Pat
J-GLOBAL ID：200903096730294070

液晶表示装置

Inventor：
森 田 哲 生

About 森 田 哲 生


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：2000158365
Publication number (International publication number)：2001337657
Application date： May. 29, 2000
Publication date： Dec. 07, 2001
Summary：
【要約】【課題】 信号線駆動回路の構成を簡略化することができる液晶表示装置を提供する。【解決手段】 本発明の液晶表示装置は、サンプリングラッチ回路、ロードラッチ回路およびD/A変換回路を信号線の総数の1/6個だけ備え、信号線を6本おきに6回に分けて駆動する。これにより、信号線駆動回路の実装面積を削減できる。また、1水平ライン期間の前半で奇数番目の信号線を駆動した後、後半で偶数番目の信号線を駆動するため、1水平ライン期間の前半と後半でアナログ階調電圧の極性を切り替えるだけで、容易にV反転駆動を実現できる。すなわち、電圧極性を切り替える回数が少なくなるため、電圧制御が容易になり、ノイズの影響も受けにくくなる。また、従来は正極性用の階調電源配線と負極性用の階調電源配線が必要であったが、その本数を半分に減らすことができ、配線領域を削減できる。
Claim (excerpt)：
縦横に列設された信号線および走査線と、信号線および走査線の交点付近に形成された画素トランジスタと、を備えた液晶表示装置において、複数ビットからなるデジタル階調データをそれぞれ異なるタイミングでラッチする複数の第1ラッチ回路と、前記複数の第1ラッチ回路それぞれに対応して設けられ、前記複数の第1ラッチ回路のそれぞれでラッチされたラッチデータを同タイミングでラッチする複数の第2ラッチ回路と、前記複数の第2ラッチ回路それぞれに対応して設けられ、前記複数の第2ラッチ回路のそれぞれでラッチされたラッチデータをアナログ階調電圧に変換する複数のD/A変換回路と、信号線が複数本おきに複数回に分けて駆動されるように、各信号線に前記アナログ階調電圧を供給するか否かを切り替える信号線選択回路と、を備えることを特徴とする液晶表示装置。
IPC (6)：
G09G 3/36 ,  G02F 1/133 550 ,  G02F 1/133 575 ,  G09G 3/20 621 ,  G09G 3/20 623 ,  G09G 3/20 641
FI (6)：
G09G 3/36 ,  G02F 1/133 550 ,  G02F 1/133 575 ,  G09G 3/20 621 M ,  G09G 3/20 623 V ,  G09G 3/20 641 C
F-Term (35)：
2H093NA33 ,  2H093NA43 ,  2H093NA53 ,  2H093NC13 ,  2H093NC15 ,  2H093NC22 ,  2H093NC23 ,  2H093NC24 ,  2H093NC26 ,  2H093NC34 ,  2H093ND50 ,  2H093ND54 ,  2H093NH06 ,  5C006AA16 ,  5C006AC02 ,  5C006AF83 ,  5C006BB16 ,  5C006BC03 ,  5C006BC06 ,  5C006BC13 ,  5C006BC23 ,  5C006BF04 ,  5C006BF49 ,  5C006EB05 ,  5C006FA42 ,  5C006FA43 ,  5C080AA10 ,  5C080BB05 ,  5C080DD23 ,  5C080DD30 ,  5C080FF09 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080KK02
Patent cited by the Patent：
Cited by examiner (9)
Show all

Return to Previous Page

TOP

BOTTOM