Pat

J-GLOBAL ID：200903096741394793

半導体メモリ装置

Inventor： 原口 嘉典
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 稲垣 清
Gazette classification：公開公報
Application number (International application number)：1993239709
Publication number (International publication number)：1995092242
Application date： Sep. 27, 1993
Publication date： Apr. 07, 1995
Summary：

【要約】【目的】 画像データのための半導体メモリ装置に好適なテスト回路を提供する。【構成】 テストモードに対応する入力されたアドレス”A2A1A0”を演算し、通常時及びテスト時の切換を行うテスト指令回路7と、テスト指令回路の出力信号901のHレベルで活性化し、入力されたアドレスをデコードしてテストモードの選択を行うテストモード選択回路8とを設ける。画像データのメモリ装置のメモリセルアレイ17に割り当てられていない相当数のアドレスをテストモードを指定するアドレスに使用する。これにより、テスト実施に際して入力すべき項目を減らし、また、テスト実施の信号を伝達する回路の構成を簡素化する。

Claim (excerpt)：

所定のビット数のアドレス入力で指定可能なアドレスのうち、第一グループのアドレスを少なくともデコードする第一アドレスデコーダ、及び、第二グループのアドレスを少なくともデコードする第二アドレスデコーダと、前記第一グループのアドレスでアクセス可能なメモリセルから構成されるメモリセルアレイと、前記第二グループのアドレスの少なくとも一部に対応する複数モードでメモリテストを実行可能なテスト実行部と、前記第二グループのアドレスが入力されたときにテスト指令信号を生成するテスト指令回路とを備え、前記第二アドレスデコーダが、前記テスト指令信号によりアクティブにされ、前記入力された第二グループのアドレスに対応する1つのモードを指定する信号を前記テスト実行部に入力することを特徴とする半導体メモリ装置。

IPC (4)：

G01R 31/3185 ,  G01R 31/28 ,  G06F 11/22 310 ,  G11C 29/00 303