Pat

J-GLOBAL ID：200903096759490765

半導体装置及びその製造方法及びこれに使用される金型

Inventor： 米田 義之 ,  辻 和人
Applicant, Patent owner： 富士通株式会社
Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：1994155852
Publication number (International publication number)：1996023042
Application date： Jul. 07, 1994
Publication date： Jan. 23, 1996
Summary：

【要約】【目的】 本発明は試験を行うテスト構造形状の半導体装置、その製造方法、及びモールド金型に関し、テストを行う当接部分の形成の歩留りの安定を図ることを目的とする。【構成】 上パッケージ32b より大きさの大な下パッケージ32a の上部周囲に、パッケージ32より延出するアウタリード33b に形成されたテストパッド39を支持する押え部材38A が配置される。

Claim (excerpt)：

リードフレームのステージ上に半導体素子が搭載され、前記半導体素子の電極パッドと該リードフレームのインナリードとの電気的接続を有し、アウタリードを延出させて樹脂モールドによりパッケージが形成される半導体装置において、前記パッケージの上下部分の何れかの周囲に固定され、前記アウタリードの前記パッケージより延出される部分における試験を行う当接部となる反対面を支持する押え部材が形成されることを特徴とする半導体装置。

IPC (5)：

H01L 23/00 ,  B29C 45/26 ,  H01L 21/56 ,  H01L 21/66 ,  H01L 23/50