Pat

J-GLOBAL ID：200903096766782690

半導体発光/検出デバイスとその製造方法

Inventor： ジョナサン・ダニエル・チャップル-ソコル ,  セシャドリ・サバンナ ,  マニュ・ジャムナダス・テジュワニ
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレイション
Agent (1)： 合田 潔 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994039678
Publication number (International publication number)：1994326359
Application date： Mar. 10, 1994
Publication date： Nov. 25, 1994
Summary：

【要約】【目的】 シリコンベースの半導体デバイスにおける光相互接続を実現する半導体発光/検出デバイスを提供する。【構成】 半導体発光/検出デバイスは、第1のドープシリコン層10と、第1のドープシリコン層10上に形成された第1の真性シリコン・エピタキシャル層15と、真性シリコン・エピタキシャル層内に埋込まれた少なくとも1つの量子ドット20と、第2の真性シリコン・エピタキシャル層25上に形成された第2のドープシリコン層30とを有する。

Claim (excerpt)：

半導体発光/検出デバイスの製造方法において、(a)第1の導電型の第1のドープシリコン層を設ける工程と(b)前記第1のドープシリコン層上に第1の真性シリコン・エピタキシャル層を形成する工程と、(c)前記第1の真性シリコン・エピタキシャル層に少なくとも1つの量子ドットを形成する工程と、(d)第2の真性シリコン・エピタキシャル層を、第1の真性シリコン・エピタキシャル層におよび前記少なくとも1つの量子ドット上に形成して、前記少なくとも1つの量子ドットを埋込む工程と、(e)前記第2の真性シリコン・エピタキシャル層上に第2の導電型の第2のドープシリコン層を形成する工程と、(f)前記層および前記少なくとも1つの量子ドットをもつ発光/検出デバイスを画成する工程と、を含むことを特徴とする半導体発光/検出デバイスの製造方法。

IPC (4)：

H01L 33/00 ,  H01L 21/20 ,  H01L 29/06 ,  H01L 31/12