Pat

J-GLOBAL ID：200903096777957395

半導体ウェーハの製造方法

Inventor： 阿部 芳久 ,  鈴木 俊一 ,  中西 秀夫
Applicant, Patent owner： 東芝セラミックス株式会社
Agent (1)： 田辺 徹
Gazette classification：公開公報
Application number (International application number)：2002017875
Publication number (International publication number)：2003218031
Application date： Jan. 28, 2002
Publication date： Jul. 31, 2003
Summary：

【要約】【課題】 反りの防止を容易に達成できる、半導体ウェーハの製造方法を提供する。【解決手段】 Si基板の表面にSiCまたはGaN膜がエピタキシャル成長により形成され、さらに、そのSiCまたはGaN膜の表面にSiO2膜が形成されることを特徴とする半導体ウェーハの製造方法と、Si基板の表面にSiCまたはGaN膜がエピタキシャル成長により形成され、かつ、Si基板の裏面にSi3N4膜が形成されることを特徴とする半導体ウェーハの製造方法。

Claim (excerpt)：

Si基板の表面にSiCまたはGaN膜がエピタキシャル成長により形成され、さらに、そのSiCまたはGaN膜の表面にSiO2膜が形成されることを特徴とする半導体ウェーハの製造方法。

IPC (5)：

H01L 21/20 ,  C30B 29/06 ,  C30B 29/36 ,  C30B 29/38 ,  H01L 21/205

FI (5)：

H01L 21/20 ,  C30B 29/06 C ,  C30B 29/36 A ,  C30B 29/38 D ,  H01L 21/205

F-Term (33)：

4G077AA03 ,  4G077BE08 ,  4G077BE15 ,  4G077DB01 ,  4G077EE06 ,  4G077EF01 ,  4G077FJ06 ,  4G077TC13 ,  4G077TC16 ,  4G077TC17 ,  5F045AB06 ,  5F045AB14 ,  5F045AB31 ,  5F045AB32 ,  5F045AB33 ,  5F045AC08 ,  5F045AC15 ,  5F045AD06 ,  5F045AD07 ,  5F045AD08 ,  5F045AD09 ,  5F045AD13 ,  5F045AD14 ,  5F045AD15 ,  5F045AD16 ,  5F045AF03 ,  5F045BB11 ,  5F045DA53 ,  5F045DC65 ,  5F052DA04 ,  5F052GC03 ,  5F052KA01 ,  5F052KA05