Pat

J-GLOBAL ID：200903096826199396

画像表示装置

Inventor： 大内 貴之 ,  三上 佳朗 ,  金子 好之 ,  佐藤 敏浩 ,  藤田 満久
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 作田 康夫
Gazette classification：公開公報
Application number (International application number)：2001005897
Publication number (International publication number)：2002215092
Application date： Jan. 15, 2001
Publication date： Jul. 31, 2002
Summary：

【要約】【課題】垂直走査を多重化したデジタル駆動によるアクティブマトリクス表示素子の実際の構成法が求められていた。【解決手段】ビットごとに、順序回路と、論理演算回路とをもうけそれらと水平走査期間の分割制御信号との積を順次加える垂直ドライバの構成、ビット毎にラインラッチを設け、水平走査期間の分割制御信号との積を順次加える水平ドライバの構成とした。配線密度に無理なく、表示輝度向上,低コスト,高画質を実現できる。

Claim (excerpt)：

ビット数nのデジタルデータで表された画像信号を前記ビット数nにより定まる階調数で多階調表示する画像表示装置であって、ある選択期間に書きこまれた信号を該選択期間以外も保持してその表示状態を維持する表示素子を画素としてマトリクス状に配列することにより構成した表示パネルと、前記表示パネルを構成するマトリクス状の表示素子を行毎に順次選択走査する垂直ドライブ回路と、垂直ドライブ回路により選択された行の表示素子に対し、表示すべき画像信号のデジタルデータに応じてあらかじめ割り当てられた2値の電圧のなかから電圧を書き込む水平ドライブ回路と、前記水平,垂直ドライブ回路をして、表示すべき前記画像信号に同期して、1フレーム期間において少なくともn回各表示画素を選択走査せしめることにより多階調表示する画像表示装置において、前記垂直ドライブ回路は、少なくともビット数n以上の順序回路とその出力の論理演算回路とを有することを特徴とする画像表示装置。

IPC (8)：

G09G 3/30 ,  G09G 3/20 621 ,  G09G 3/20 622 ,  G09G 3/20 ,  G09G 3/20 623 ,  G09G 3/20 641 ,  G09G 3/20 680 ,  G09G 3/22

FI (8)：

G09G 3/30 J ,  G09G 3/20 621 M ,  G09G 3/20 622 G ,  G09G 3/20 622 Q ,  G09G 3/20 623 X ,  G09G 3/20 641 E ,  G09G 3/20 680 G ,  G09G 3/22 E

F-Term (10)：

5C080AA07 ,  5C080AA10 ,  5C080AA18 ,  5C080DD03 ,  5C080DD08 ,  5C080EE29 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ04 ,  5C080JJ05

Patent cited by the Patent：

Cited by examiner (2)

• 特許第2954329号
  
• 特開平1-145693