Pat
J-GLOBAL ID：200903096871037968
半導体装置及びその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994206443
Publication number (International publication number)：1996078533
Application date： Aug. 31, 1994
Publication date： Mar. 22, 1996
Summary：
【要約】【目的】この発明は2種類の膜厚のゲート絶縁膜を有する微細MOSトランジスタの構造とその簡便な形成方法とを提供する。【構成】半導体基板の主表面の一部に凹部が形成され、この凹部の内壁に、半導体基板の主表面より熱酸化の速い半導体結晶面が形成され、この凹部の内壁をチャネル領域とし凹部の内壁に形成された絶縁膜をゲート絶縁膜とする第1MOSトランジスタと、半導体基板の主表面をチャネル領域とし主表面に形成された絶縁膜をゲート絶縁膜とする第2MOSトランジスタとが形成されて、前記第1のMOSトランジスタのゲート絶縁膜の厚みが、第2のMOSトランジスタのゲート絶縁膜の厚みより大きくなるようにする。
Claim (excerpt)：
半導体基板の主表面の一部領域に形成された凹部と、前記凹部の内壁に形成された前記半導体基板の主表面よりも熱酸化の速い半導体結晶面とを有し、前記凹部の内壁をチャネル領域とし前記凹部の内壁に形成された絶縁膜をゲート絶縁膜とする第1のMOSトランジスタと、前記半導体基板の主表面をチャネル領域とし前記主表面に形成された絶縁膜をゲート絶縁膜とする第2のMOSトランジスタとを備え、前記第1のMOSトランジスタのゲート絶縁膜の厚みは、前記第2のMOSトランジスタのゲート絶縁膜の厚みより大きいことを特徴とした半導体装置。
IPC (4)：
H01L 21/8234
, H01L 27/088
, H01L 27/06
, H01L 29/78
H01L 27/08 102 C
, H01L 27/06 102 C
, H01L 29/78 301 V
, H01L 29/78 301 Q
Cited by examiner (7)
Show all
Return to Previous Page
