Pat

J-GLOBAL ID：200903097017480064

高耐圧半導体素子

Inventor： 小倉 常雄 ,  山口 好広
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1992241846
Publication number (International publication number)：1994097439
Application date： Sep. 10, 1992
Publication date： Apr. 08, 1994
Summary：

【要約】【目的】本発明は、製造工程上の制限が少なく素子特性が優れたSIPOS膜を用いた横型高耐圧半導体素子を提供すること。【構成】半導体基板1の表面に設けられたドレイン領域5に電圧を印加するためのドレイン電極7と、ドレイン領域5の周りに設けられたリサーフ領域2と、リサーフ領域2の周りに設けられたベース領域3,ソース領域4と、ソース領域4に電圧を印加するためのソース電極6と、ドレイン領域5とソース領域4と間の絶縁膜8上に設けられると共に、ドレイン領域5とソース領域4との間の所定の部分だけがドレイン電極6に接続されたSIPOS膜11とを備えている。

Claim (excerpt)：

半導体基板の表面に設けられた第1の半導体層と、この第1の半導体層に電圧を印加するための第1の主電極と、この第1の半導体層の側面の周りに設けられた第2の半導体層と、この第2の半導体層の側面の周りに設けられた第3の半導体層と、この第3の半導体層に電圧を印加するための第2の主電極と、前記第2の半導体層上に設けられると共に、前記第1の半導体層と前記第3の半導体層との間の所定の部分だけが前記第1の主電極及び前記第2の主電極と電気的に接続される半絶縁性膜とを具備してなることを特徴とする高耐圧半導体素子。