Pat
J-GLOBAL ID：200903097019836494
マトリクス変換回路
Inventor：
Applicant, Patent owner：
Agent (1)：
國分 孝悦
Gazette classification：公開公報
Application number (International application number)：1994195263
Publication number (International publication number)：1996065697
Application date： Aug. 19, 1994
Publication date： Mar. 08, 1996
Summary：
【要約】【目的】 ルックアップテーブル(LUT)のメモリ容量を低減できるマトリクス変換回路を得る。【構成】 最小値選択回路5は入力信号R、G、Bの最小値を検出すると共にその識別用の制御信号Scを出力する。上記最小値を減算器6g、6b、6rで各入力信号から減じ、G-S、B-S、R-Sを得るがそのうちの1つは必ずゼロになる。これらはLUTブロック201〜203でマトリクス演算され、演算結果は出力選択回路7g、7b、7rにおいて上記制御信号Scにより選択され、選択された信号に対して加算器7g、7b、7rにより上記最小値が加えられて出力される。【効果】 入力信号から最小値が減じられることにより入力信号の1つがゼロになるのでLUTに与えるアドレスのビット数が減じられ、またマトリクスの列を1列省略できる。
Claim (excerpt)：
n(n≧2)個の入力信号のうちの最小値を選択しその最小値の信号レベルを出力すると共に上記n個の入力信号のうちのいずれが最小であるのかを判定するための制御信号を出力する最小値選択手段と、上記最小値選択手段から出力される上記最小値を上記n個の入力信号からそれぞれ減じる減算手段と、m行(n-1)列のマトリクス変換を行い、m個の第1の出力信号をn種類得るn個のマトリクス演算手段と、上記最小値選択手段から出力される上記制御信号に基づいて上記n個のマトリクス演算手段から得られる上記n種類の第1の出力信号のうちの1つを選択する出力選択手段と、上記出力選択手段により選択されるm個の第1の出力信号に対して上記最小値をそれぞれ加えてm個の第2の出力信号を得る加算手段とを備えたマトリクス変換回路。
IPC (2)：
Patent cited by the Patent：
Return to Previous Page
