半導体装置を形成する方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：池内義明
Gazette classification：公開公報
Application number (International application number)：1996135829
Publication number (International publication number)：1996306925
Application date： May. 02, 1996
Publication date： Nov. 22, 1996
Summary：

【要約】【課題】処理を複雑化することなく一様でないドーピングのチャネル領域を有するトランジスタを形成可能にする。【解決手段】高ドーズ量の注入または付加的な熱サイクルなしに簡単なプロセスで一様でないドーピングのチャネル領域を有するトランジスタ85を含む半導体装置83を形成可能にする。例えば、多結晶シリコン層14および窒化シリコン層16が最小分解能限界でパターニングされる。該多結晶シリコン層は次に等方性エッチングされて翼状部を有するゲート構造32を形成する。選択的チャネル注入工程が行なわれ、イオンは前記翼状部のあるゲート構造32の窒化物ウイングの少なくとも1つを通って注入されるが多結晶シリコン層14を通っては注入されない。他の多結晶シリコン層64は順応的に被着されかつエッチングされ、多結晶シリコン74が窒化物ウイングのエッジを超えないようにする。

Claim (excerpt)：

半導体装置(83)を形成する方法であって、基板(10)の上に第1の層(14)を形成する段階であって、該基板(10)は第1の導電型を有するもの、前記第1の層(14)の上にマスキング部材(26)を形成する段階、前記第1の層(14)をエッチングして前記マスキング部材(26)の延長部が第1の部材(34)の上に横たわらないように前記マスキング部材(26)よりせまい該第1の部材を形成する段階、前記基板(10)に前記第1の導電型を有するドーパントによって選択的にドーピングを行なう段階であって、前記基板(10)の第1の部分(44)はドーピングされかつ前記延長部の下に横たわるが、前記基板(10)の第2の部分は前記第1の部材の下に横たわりかつこの工程の間にはドーピングされず、前記第2の部分は前記第1の部分(44)と異なるもの、前記基板(10)の上にかつ前記第1の部材(34)および前記マスキング部材(26)に隣接して第2の層(64)を形成する段階、前記第2の層(64)をエッチングして前記第2の層(64)の一部を除去する段階であって、ゲート電極は前記第1の部材(34)および前記第2の層の残りの部分(74)を含むもの、そして前記第1の部材(34)および前記第2の層の残りの部分(74)によって覆われていない前記基板(10)の第3の部分(76)をドーピングする段階であって、この段階は前記第1の導電型と反対の第2の導電型を有するドーパントを使用して行なわれ、かつ前記第3の部分(76)は前記第1の部分(44)に隣接しているもの、を具備することを特徴とする半導体装置(83)を形成する方法。

IPC (4)：

H01L 29/78 , H01L 21/336 , H01L 21/265 , H01L 21/266

FI (5)：

H01L 29/78 301 P , H01L 21/265 G , H01L 21/265 V , H01L 21/265 M , H01L 29/78 301 L

Return to Previous Page