Pat
J-GLOBAL ID：200903097148245060
半導体装置
Inventor：
Applicant, Patent owner：
Agent (1)：
篠部 正治
Gazette classification：公開公報
Application number (International application number)：1998124897
Publication number (International publication number)：1999330456
Application date： May. 07, 1998
Publication date： Nov. 30, 1999
Summary：
【要約】【課題】小面積で、安定した耐圧特性が得られる耐圧構造とする。【解決手段】p基板1上の表面層にnウエル領域2を選択的に形成し、nウエル領域2の表面層にpウエル領域3と、pウエル領域3と離してnドレイン領域4を形成し、pウエル領域3とnドレイン領域4に接するように、nウエル領域2の表面層に低濃度のpオフセット領域5を形成し、pオフセット領域5上に第1層間絶縁膜14を形成し、第1層間絶縁膜14上に導電性薄膜であるポリシリコン膜11を多数離して形成し、その上にコンタクトホール16を有する第2層間絶縁膜15を形成しこのコンタクトホール16を金属で充填し、金属電極13を形成し、この上に半絶縁膜12を形成し、各ポリシリコン膜11と半絶縁膜12が金属電極13を介して接続する。
Claim (excerpt)：
耐圧構造部にオフセット領域を有する半導体装置において、第一導電形の第一領域と、第一領域の第一主面の表面層に選択的に形成される第二導電形の第二領域と、第一領域の第一主面の表面層に第二領域と離して選択的に形成される第一導電形の第三領域と、第一領域の第一主面の表面層に第二領域と第三領域の間に形成される第二導電形のオフセット領域と、該オフセット領域上に絶縁膜を介して選択的に形成される導電性薄膜と、該導電性薄膜上に選択的に形成される半絶縁膜とを備えることを特徴とした半導体装置。
FI (2)：
H01L 29/78 301 X
, H01L 29/78 652 P
