Pat

J-GLOBAL ID：200903097234434860

半導体装置及びその製造方法

Inventor： 小口 あけみ
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 鈴木 喜三郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992179989
Publication number (International publication number)：1994029292
Application date： Jul. 07, 1992
Publication date： Feb. 04, 1994
Summary：

【要約】【構成】Si基板101上に酸化膜102を形成し、フォトエッチングによってコンタクト開孔部を設け、さらに、窒化チタン103、チタン104、白金105、金メッキ膜106の4層からなる第1の導電層を形成後、全面に窒化チタン107をスパッタし、エッチバックによって、少なくとも前記第1の導電層の側壁に窒化チタン107による第2の導電層を形成する。【効果】高融点金属化合物または高融点金属膜を配線層の少なくとも側壁に形成することにより、配線層に電流を流しても、メッキ膜と下層の電極膜の接触部から発生していた、ホイスカーを抑制でき、配線間ショートを防止できる。さらには、エレクトロマイグレーションおよびストレスマイグレーション耐性を向上させ、信頼性も向上する。

Claim (excerpt)：

配線層を有する半導体装置において、前記配線層が、電解メッキ法により形成された第1の導電層と、この第1の導電層の少なくとも側壁を覆うように設けられた高融点金属化合物または高融点金属からなる第2の導電層から構成されることを特徴とする半導体装置。

IPC (3)：

H01L 21/3205 ,  H01L 21/28 301 ,  H01L 21/90