Pat
J-GLOBAL ID：200903097293001927
半導体集積回路装置
Inventor：
,
Applicant, Patent owner：
,
Agent (1)：
鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1993224360
Publication number (International publication number)：1994163823
Application date： Sep. 09, 1993
Publication date： Jun. 10, 1994
Summary：
【要約】【目的】この発明はデジタル回路部で発生したノイズを確実に遮断でき、デジタル回路とアナログ回路との相互干渉を充分に防止できる半導体集積回路装置を提供しようとするものである。【構成】P型シリコン基板10中にN型ウェル領域12とN型ウェル領域14とを設け、ウェル領域12にアナログ回路を配置し、ウェル領域14にデジタル回路を配置し、基板10のバイアス電位を、デジタル回路の電源以外の電源GND2から得ることを主要な特徴としている。この構成であると、基板10の電位を、デジタル回路の電源以外の電源から得ることによって、デジタル回路で発生したノイズが、電源配線を介して基体中に侵入しなくなる。このため、デジタル回路部で発生したノイズを確実に遮断できるようになり、デジタル回路とアナログ回路との相互干渉が充分に防止される。
Claim (excerpt)：
第1導電型の半導体基体と、前記基体中に形成されたアナログ回路と、前記基体中に形成されたデジタル回路と、前記アナログ回路を構成するために前記基体の表面領域中に形成された第1の素子と、前記デジタル回路を構成するために前記基体の表面領域中に形成された第2の素子と、前記アナログ回路に動作電源を与える第1の電源手段と、前記デジタル回路に動作電源を与える第2の電源手段と、前記基体中に形成され、前記第1の素子および第2の素子の少なくとも一方を、前記基体から隔離する第2導電型の半導体領域と、前記第2の電源手段以外の電源から得たバイアス電位を、前記基体に与えるバイアス手段とを具備することを特徴とする半導体集積回路装置。
IPC (3)：
H01L 27/04
, H01L 27/092
, H03M 1/08
