Pat
J-GLOBAL ID：200903097354363924
複数個の直列接続されたサンプルデータ比較器内へのサンプルスイッチ電荷注入の影響を減少させる方法及び装置
Inventor：
Applicant, Patent owner：
Agent (1)：
小橋 一男 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992123960
Publication number (International publication number)：1993198196
Application date： May. 15, 1992
Publication date： Aug. 06, 1993
Summary：
【要約】 (修正有)【目的】複数個の直列接続したサンプルデータ比較器内へのフィードバックスイッチ電荷注入の影響を減少させる方法及び装置の提供。【構成】電流プログラム可能な遅延要素82,84,86、は供給電圧をライン90から受取り、EEプログラム可能電流源92からの遅延制御信号をライン94から受取る。遅延要素82はフィードバック制御信号T1をライン98より受取り、第一及び第二遅延フィードバックスイッチ制御信号を、ライン102及び106上に発生する。ライン102はNMOSトランジスタ110のゲート端子108へ結合され、更にNMOSトランジスタ30の端子32へ接続される。トランジスタ110はダミー装置として機能し、ノードE1内への電荷注入を減少させる。遅延要素84,86も遅延要素82と同様の態様でフィードバックスイッチ制御ライン114,130上でそれぞれ受取られる信号に応答して動作する。
Claim (excerpt)：
第一及び第二の直列的に結合されたサンプルデータ比較器を有する装置において、前記第一サンプルデータ比較器がスイッチング信号により活性化される第一フィードバックスイッチを有しており、且つ前記第二サンプルデータ比較器が前記スイッチング信号により活性化される第二フィードバックスイッチを有しており、前記第一及び第二フィードバックスイッチからの電荷注入の影響を減少させる装置が設けられており、前記第二フィードバックスイッチに結合されており前記スイッチング信号のスタートを前記第二フィードバックスイッチへ遅延させる遅延手段が設けられており、前記第二遅延手段へ結合されており前記第一及び第二遅延手段の量を選択する遅延選択手段が設けられており、前記遅延手段が前記遅延選択手段により選択されたスイッチング信号のスタートに対する遅延の量だけ遅延させることを特徴とする装置。
Patent cited by the Patent：
Return to Previous Page
