Pat
J-GLOBAL ID:200903097356234021
半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子
Inventor:
Applicant, Patent owner:
Agent (1):
柳田 征史 (外1名)
Gazette classification:公開公報
Application number (International application number):1999289069
Publication number (International publication number):2001111175
Application date: Oct. 12, 1999
Publication date: Apr. 20, 2001
Summary:
【要約】【課題】 欠陥の少なく、平坦な半導体素子用基板を平易な工程で製造する。【解決手段】 サファイア基板11上に、温度500°CでGaNバッファ層12を、温度1050°CでGaN層13を成長させる。通常のリソグラフィとドライエッチングを用いて、ラインアンドスペースのパターンを形成する。その後、GaN層16を選択成長させる。次に、SiO2膜17を形成し、バッファ層12とGaN層13を除去してできたスペース部のほぼ中央の上方に位置するSiO2膜17を3μm程除去し、その上にGaN層18を選択成長させる。次に、SiO2膜19を形成し、SiO2膜17のスペース部の中央の上方に位置するSiO2膜19を除去し、その上にGaN層20を選択成長させる。
Claim (excerpt):
ベース基板上に、低温成長法により形成されるAlNまたはGaNからなるバッファ層を介して第一のIII族窒素化合物層を形成する第一の工程と、前記バッファ層と前記第一のIII族窒素化合物層からなる結晶層を、ストライプ状に、前記ベース基板上面まで、あるいは前記ベース基板の一部分まで除去して、前記結晶層がライン状に残されてなるライン部と該ライン部間に形成されたスペース部とからなるラインアンドスペースのパターンを形成し、その上に、第二のIII族窒素化合物層を、前記ライン部をIII族窒素化合物の結晶の成長核にして、前記ラインアンドスペースのパターンがなくなるまで形成する第二の工程と、前記第二のIII族窒素化合物層の上の前記ライン部に対応する箇所に、少なくとも前記ライン幅で、III族窒素化合物が結晶成長し得ない材料からなるマスク層を形成して、該マスク層のライン部および該ライン部間に形成されたスペース部とからなるラインアンドスペースのパターンを形成し、該マスク層が形成されていない前記第二のIII族窒素化合物層の表面をIII族窒素化合物の結晶の成長核にして、第三のIII族窒素化合物層を、前記マスク層が覆われるまで形成する第三の工程を含むことを特徴とする半導体素子用基板の製造方法。
IPC (2):
FI (2):
H01S 5/323
, H01L 33/00 C
F-Term (22):
5F041AA04
, 5F041AA43
, 5F041CA04
, 5F041CA05
, 5F041CA22
, 5F041CA34
, 5F041CA65
, 5F041CA85
, 5F073AA13
, 5F073AA45
, 5F073AA74
, 5F073AA77
, 5F073AA83
, 5F073CA07
, 5F073CB05
, 5F073CB07
, 5F073CB10
, 5F073CB22
, 5F073DA05
, 5F073DA25
, 5F073EA24
, 5F073EA29
Return to Previous Page