Pat

J-GLOBAL ID：200903097384758664

半導体装置の素子分離領域の形成方法

Inventor： 角 ▲博▼文
Applicant, Patent owner： ソニー株式会社
Agent (1)： 船橋 国則
Gazette classification：公開公報
Application number (International application number)：1991354661
Publication number (International publication number)：1993166798
Application date： Dec. 18, 1991
Publication date： Jul. 02, 1993
Summary：

【要約】【目的】 本発明は、SALICIDEプロセスのシリサイド膜よりなる低抵抗層とシリコン基板との距離を離すことにより、接合リークの低減を図る。【構成】 半導体基板11に素子分離領域としてLOCOS酸化膜12を形成し、次いで低抵抗層16を設けた半導体装置(例えばMOSトランジスタ10)を形成し、続いてLOCOS酸化膜12の上層を選択的にエッチングしてバーズビーク部分17を除去した後、LOCOS酸化膜12,低抵抗層16間の半導体基板11に拡散層(例えばソース・ドレイン領域18)を形成する。または、半導体基板に設けた半導体装置の拡散層の表面に低抵抗層を形成した後、LOCOS酸化膜側の低抵抗層を除去し、上記同様に半導体基板に拡散層を形成する。あるいは、半導体装置を形成する際に、半導体基板に斜めイオン注入を行って、LOCOS酸化膜の縁部と半導体基板との境界における拡散層の接合深さを深くする。

Claim (excerpt)：

半導体基板に、LOCOS酸化膜で素子分離領域を形成する方法において、半導体基板にLOCOS酸化膜の素子分離領域を形成し、次いで前記素子分離領域間の前記半導体基板に半導体装置を形成した後、前記LOCOS酸化膜の上層を選択的にエッチングすることによりLOCOS酸化膜のバーズビーク部分を除去することを特徴とする半導体装置の素子分離領域の形成方法。

IPC (4)：

H01L 21/316 ,  H01L 21/265 ,  H01L 21/28 301 ,  H01L 21/76

FI (2)：

H01L 21/94 A ,  H01L 21/265 V