Pat
J-GLOBAL ID：200903097501211280

半導体集積回路

Inventor：
古地 將樹

About 古地 將樹


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 藤巻 正憲
Gazette classification：公開公報
Application number (International application number)：1991269990
Publication number (International publication number)：1993083104
Application date： Sep. 20, 1991
Publication date： Apr. 02, 1993
Summary：
【要約】【目的】 プルアップ抵抗又はプルダウン抵抗をオープンドレイン端子に接続できる半導体集積回路において、ソフトウエアでプルアップ抵抗又はプルダウン抵抗の接続と非接続とを選択できるようにすることを目的とする。【構成】 半導体集積回路13の電源電圧とグランドとの間で振幅する半導体集積回路内部の制御信号を、外部電位供給端子11から入力される電圧からグランドの振幅に変換するレベルシフタを備えている。このレベルシフタは、トランジスタ1〜4、制御信号入力端子5及びインバータ6により構成されており、その出力信号はPチャンネルMOSトランジスタ10のゲートに入力される。このPチャンネルMOSトランジスタ10のNウエルは外部電位供給端子に接続され、ソースはプルアップ抵抗9に接続され、ドレインは外部出力端子12に接続されている。
Claim (excerpt)：
NチャンネルMOSトランジスタのドレインを外部出力端子とするP基盤の半導体集積回路において、プルアップ抵抗の一端に接続された外部電位供給端子と、そのNウエルが前記外部電位供給端子に接続されそのソースが前記プルアップ抵抗の他端に接続されそのドレインが前記NチャンネルMOSトランジスタのドレインに接続されたPチャンネルMOSトランジスタと、回路内部の制御信号をその電源電圧レベルから前記外部電位供給端子に入力された電圧レベルに変換してこの変換した制御信号を前記PチャンネルMOSトランジスタのゲートへ出力するレベルシフタとを有することを特徴とする半導体集積回路。
IPC (3)：
H03K 17/687 ,  H03K 19/0175 ,  H03K 19/0944
FI (3)：
H03K 17/687 F ,  H03K 19/00 101 F ,  H03K 19/094 A
Patent cited by the Patent：
Cited by examiner (5)
  • 特開平2-138612
  • 特開平2-262716
  • 特開昭61-190635
Show all

Return to Previous Page

TOP

BOTTOM