Pat

J-GLOBAL ID：200903097530734810

半導体装置

Inventor： 佐藤 進
Applicant, Patent owner： 富士電機株式会社
Agent (1)： 山口 巖
Gazette classification：公開公報
Application number (International application number)：1994001029
Publication number (International publication number)：1995202088
Application date： Jan. 11, 1994
Publication date： Aug. 04, 1995
Summary：

【要約】【目的】半導体チップをマウントした機械的に脆い絶縁基板を、その放熱板を兼ねた金属ベース板に加わる応力から安全に保護できるようにした信頼性の高い半導体装置を提供する。【構成】半導体チップ1をマウントした絶縁基板2を、放熱板を兼ねた金属ベース板3に搭載して半田付けし、これに樹脂ケース4,外部導出端子5を組合わせて組立て構成した半導体装置において、前記金属ベース板に対して絶縁基板の半田付け領域から外れた箇所に応力吸収用の凹溝10,11を形成し、外部から金属ベース板に加わる応力を前記凹溝部分に集中させて吸収し、絶縁基板を応力に起因するクラック,基板割れから安全に保護する。

Claim (excerpt)：

半導体チップをマウントした絶縁基板を、放熱板を兼ねた金属ベース板上に搭載して半田付けし、これに樹脂ケース,外部導出端子を組合わせて組立て構成した半導体装置において、前記金属ベース板に対して絶縁基板の半田付け領域から外れた箇所に応力吸収用の凹溝を形成したことを特徴とする半導体装置。

IPC (3)：

H01L 23/36 ,  H01L 25/04 ,  H01L 25/18

FI (2)：

H01L 23/36 C ,  H01L 25/04 Z