Pat
J-GLOBAL ID：200903097573484150
強誘電体メモリ
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1991197813
Publication number (International publication number)：1993047172
Application date： Aug. 07, 1991
Publication date： Feb. 26, 1993
Summary：
【要約】【目的】簡単な回路構成により、強誘電性の劣化が少ない長寿命のメモリを提供すること。【構成】本発明の強誘電体メモリは基板1の表面上に積層された強誘電体薄膜2から成り、上記基板1と強誘電体薄膜2の間には下部電極3が設けられ、強誘電体薄膜2を挟んだ反対側の面には上部電極4が設けられている。そして更に、強誘電体薄膜2の上記下部電極3側の面には下部表面電荷蓄積層5が、上記上部電極3側の面には上部表面電荷蓄積層6がそれぞれ設けられている。そして、分極反転時の電荷の緩和時間より短いパルス幅の電圧を印加すると、残留表面電荷による反電界が作用し、分極が自己反転する。
Claim (excerpt)：
強誘電体薄膜と、該強誘電体薄膜の一方の面に設けられた第1電極と、該強誘電体薄膜の他方の面に設けられた第2電極と、上記強誘電体薄膜の上記第1電極側の界面の内、上記第1電極の設けられている以外の界面に設けられた第1電荷蓄積層と、上記第1電極と上記第2電極間に分極反転時の電荷の緩和時間より短いパルス幅の電圧を印加して、上記第1電荷蓄積層に蓄積された残留表面電荷による反電界の作用による分極の自己反転電流としての記憶情報を読出す読出し手段と、を具備することを特徴とする強誘電体メモリ。
IPC (3)：
G11C 11/22
, G11C 11/42
, H01L 27/10 451
