記憶装置

Inventor：
Applicant, Patent owner：
Agent (1)：京本直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998015548
Publication number (International publication number)：1999212877
Application date： Jan. 28, 1998
Publication date： Aug. 06, 1999
Summary：

【要約】【課題】部分書き込み動作時には部分書き込み対象のRAMのみをアクセスし、対象以外のRAMのアクセスを抑止する。【解決手段】記憶装置10は、データの書き込み読み出しを制御するRAM制御回路11と、データ書き込み時に必要なRAMに対してのみアクセスを許可するRAMアクセス識別回路17と、複数の記憶素子から構成されるRAM15と、データ書き込み時にデータを保証するチェックビットを生成し付加するチェックビット生成回路14と、読み出したデータを訂正または訂正不可を検出するデータ訂正回路16と、RAM15内のデータの一部を書き換えるための部分書き込みデータを生成する部分書き込み回路12と、部分書き込みデータまたは通常書き換えデータのどちらかを選択するセレクタ13とから構成される。【効果】部分書き込み対象のRAMのみをアクセスし低消費電力化を実現する。

Claim (excerpt)：

上位のプロセッサ装置から通常書き込み命令または部分書き込み命令と書き込みするアドレスと通常書き換えデータまたは部分書き込みデータと書き込みする記憶素子を示すnブロック書き換え情報とを受け取り書き込み対象の記憶素子をアクセスする記憶装置であって、n個の記憶素子から構成されるRAMと、通常書き込み命令または部分書き込み命令と書き込みするアドレスとを受け取り前記RAMへの書き込みを制御するRAM制御回路と、前記RAMから読み出したデータの訂正または訂正不可の検出を行うデータ訂正回路と、前記RAMから読み出されたデータの一部を書き換えるための部分書き込みデータを生成する部分書き込み回路と、生成された前記部分書き込みデータと通常書き換えデータの何れかを選択するセレクタと、選択された書き込みデータの書き込み時に書き込みデータを保証するチェックビットを生成付加し前記RAMに出力要求するチェックビット生成回路と、データの書き込み時はnブロック書き換え情報により書き込み対象の前記記憶素子に対してのみアクセスを許可するRAMアクセス識別回路と、を備えることを特徴とする記憶装置。

IPC (4)：

G06F 12/16 320 , G06F 12/06 521 , G11C 11/413 , G11C 29/00 631

FI (4)：

G06F 12/16 320 J , G06F 12/06 521 B , G11C 29/00 631 Z , G11C 11/34 J

Patent cited by the Patent：

Cited by examiner (5)

特開平2-235154
特開平3-245245
特開平1-223541

Show all

Return to Previous Page