薄膜電界効果型トランジスタ素子アレイおよびその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：京本直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996137153
Publication number (International publication number)：1997318975
Application date： May. 30, 1996
Publication date： Dec. 12, 1997
Summary：

【要約】【課題】簡略化されたプロセスを使用し、かつ、高品位,高信頼性を有するLCDを提供する。【解決手段】金属膜6aよりなる隣接するゲート電極線とITO膜6bからなる画素電極に重なりを設け、画素電極とゲート電極線の間にアモルファスシリコン半導体膜4と絶縁膜5の積層膜の孤立パターンを設け、ゲート電極線とドレイン電極線の交差部にも上記積層膜の孤立パターンを設け、かつ、ドレイン電極線上の一部に直接金属膜6bの孤立パターンを設ける。

Claim (excerpt)：

透光性絶縁基板上に、透明導電膜からなるドレイン電極線および画素電極が設けられ、前記ドレイン電極線と画素電極の間に半導体膜、ゲート絶縁膜およびゲート電極が積層された薄膜電界効果型トランジスタ素子アレイにおいて、隣接するゲート電極線と前記画素電極の一部が重なっており、この重なり部の画素電極とゲート電極線の間に前記半導体膜および前記ゲート絶縁膜が孤立して設けられることにより補助容量が構成され、ゲート電極線とドレイン電極線の交差部のドレイン電極線とゲート電極線の間にも前記半導体膜および前記ゲート絶縁膜が孤立して設けられることにより層間分離絶縁膜が構成されかつ前記ドレイン電極線上のゲート電極線との交差部を除いた大部分に、前記ドレイン電極線に接するように前記ゲート電極と同一の金属膜が設けられていることを特徴とする薄膜電界効果型トランジスタ素子アレイ。

IPC (4)：

G02F 1/136 500 , G02F 1/1343 , G09F 9/30 338 , H01L 29/786

FI (4)：

G02F 1/136 500 , G02F 1/1343 , G09F 9/30 338 , H01L 29/78 612 C

Patent cited by the Patent：

Cited by examiner (5)

液晶表示装置
Gazette classification：公開公報 Application number：特願平6-118462 Applicant：三洋電機株式会社
特開平2-277027
アクティブマトリクス型液晶表示装置
Gazette classification：公開公報 Application number：特願平5-256706 Applicant：株式会社日立製作所

Show all

Return to Previous Page

薄膜電界効果型トランジスタ素子アレイおよびその製造 方法

薄膜電界効果型トランジスタ素子アレイおよびその製造方法