Pat

J-GLOBAL ID：200903097752091195

薄膜トランジスタと薄膜トランジスタの製造方法

Inventor： 都甲 康夫 ,  酒井 悟
Applicant, Patent owner： スタンレー電気株式会社
Agent (1)： 高橋 敬四郎
Gazette classification：公開公報
Application number (International application number)：1991154609
Publication number (International publication number)：1993003318
Application date： Jun. 26, 1991
Publication date： Jan. 08, 1993
Summary：

【要約】【目的】本発明は、薄膜トランジスタの構造とその製造方法に関し、工程数が少なく、歩留まりの高い、表示品位の高い信頼性の高い、動作速度が早く安定した動作の、ソース/ゲート間の絶縁破壊の少ない薄膜トランジスタとその製造方法を提供することを目的とする。【構成】透明基板上にゲート電極とゲートラインを含む層(2)と、ゲート絶縁膜と、半導体層(4、5)と、ソース/ドレイン電極と、チャンネル保護膜(9)と、チャンネル遮光層(13)とを積層した薄膜トランジスタにおいて、前記半導体層(4、5)上と前記基板上とに形成された前記ソース/ドレイン電極は前記基板上に形成された画素電極(6)と共通の材料で形成されており、前記チャンネル保護膜(9)は、前記半導体層のチャンネル部上と、前記ゲートラインと前記ソースラインとの交差部上とを覆っており、前記チャンネル遮光層(13)はソース電極に接続されたソースライン(12)と共通な導電性材料で形成され、前記遮光層が前記ゲートラインの前記チャンネル部とは離れた部分(30)で接続される。

Claim (excerpt)：

透明基板上にゲート電極とゲートラインを含む層と、ゲート絶縁膜と、半導体層と、ソース/ドレイン電極と、チャンネル保護膜と、チャンネル遮光層とを積層して薄膜トランジスタを製造する方法において、前記半導体層上と前記基板上とに前記ソース/ドレイン電極を形成する際に、ドレイン電極と一体の画素電極を同時に形成する工程を含み、前記チャンネル保護膜を形成する際に、前記半導体層のチャンネル部上と、前記ゲートラインと前記ソースラインとの交差部上とを前記チャンネル保護膜で覆う工程を含み、前記チャンネル遮光層を形成する際に、前記チャンネル遮光層を導電性材料で形成し、前記遮光層が前記ゲートラインの前記チャンネル部とは離れた部分で接続するように形成し、同時にソースラインが同一工程で形成される工程を含む薄膜トランジスタを製造する方法。

IPC (2)：

H01L 29/784 ,  G02F 1/136 500