Pat

J-GLOBAL ID：200903097759090313

薄膜トランジスタの製造方法

Inventor： 小林 研
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992197992
Publication number (International publication number)：1994045358
Application date： Jul. 24, 1992
Publication date： Feb. 18, 1994
Summary：

【要約】 (修正有)【目的】LDD構造の薄膜トランジスタの集積度を向上させ、かつ、信頼性を向上させる。【構成】島状のシリコン膜2にゲート電極をマスクとして不純物をイオン注入したN型拡散層3をゲート電極の側壁に設けたSiO2 膜6をマスクとしてエッチングし、次に、N型拡散層3の側面に接続して選択的に設けた多結晶シリコン膜7及びチタン膜9の積層を熱処理して反応させチタンシリサイド膜10を形成し、未反応のチタン膜9を除去し、LDD構造の薄膜トランジスタを構成する。

Claim (excerpt)：

絶縁基板上に選択的に半導体膜を形成する工程と、前記半導体膜の表面にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上に選択的にゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体膜に不純物をイオン注入してソース・ドレイン領域用の拡散層を形成する工程と、前記ゲート電極を含む表面に絶縁膜を堆積してエッチバックし前記ゲート電極の側壁にのみ前記絶縁膜を残す工程と、前記絶縁膜をマスクとして前記拡散層をエッチングし除去する工程と、全面に多結晶シリコン膜を堆積してパターニングし、前記拡散層の側面に接する部分を残す工程と、前記多結晶シリコン膜を含む表面に高融点金属膜を堆積して熱処理しシリサイド膜を形成する工程と、未反応の前記高融点金属膜を除去してLDD構造を形成する工程とを含むことを特徴とする薄膜トランジスタの製造方法。

IPC (3)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/28 301