Pat

J-GLOBAL ID：200903097808056797

半導体基板及びその半導体基板を用いた半導体装置の製造方法

Inventor： 浦上 泰 ,  山内 庄一 ,  榊原 利夫
Applicant, Patent owner： 株式会社デンソー
Agent (1)： 伊藤 洋二 (外2名)
Gazette classification：公開公報
Application number (International application number)：2000358186
Publication number (International publication number)：2001332462
Application date： Nov. 24, 2000
Publication date： Nov. 30, 2001
Summary：

【要約】【課題】 トレンチの内壁の表層部の結晶欠陥がほぼなくせる面方位の選択が容易に行えるようにする。【解決手段】 半導体基板1として、結晶軸が<110>方向であるSi(110)基板を用いる。この半導体基板1に、(110)面に垂直な(-111)面、若しくは(1-1-1)面で切断されたオリエンテーションフラット1aを形成する。これにより、半導体基板1に形成されたオリエンテーションフラット1aを基準として容易に(-111)面若しくは(1-1-1)面を選択することが可能となる。このため、このような半導体基板1を用いれば、トレンチの側面を容易に(-111)面若しくは(1-1-1)面とすることができ、好適にトレンチ形成用のウェットエッチングを行うことが可能となる。

Claim (excerpt)：

表面が{110}面を成しており、{110}面に垂直な{111}面又は{112}面の第1のオリエンテーションフラット(1a、1b)が外周部に形成されている半導体基板。

IPC (4)：

H01L 21/02 ,  H01L 21/306 ,  H01L 21/3063 ,  H01L 21/76

FI (4)：

H01L 21/02 B ,  H01L 21/306 B ,  H01L 21/306 L ,  H01L 21/76 L

F-Term (18)：

5F032AA16 ,  5F032AA36 ,  5F032AA44 ,  5F032AA67 ,  5F032CA14 ,  5F032DA02 ,  5F032DA12 ,  5F032DA23 ,  5F032DA24 ,  5F032DA25 ,  5F032DA26 ,  5F032DA43 ,  5F043AA02 ,  5F043BB01 ,  5F043DD14 ,  5F043DD15 ,  5F043FF01 ,  5F043GG01

Patent cited by the Patent：

Cited by examiner (1)

• 半導体基板の製造方法および半導体基板
  Gazette classification：公開公報   Application number：特願平4-169921   Applicant：インテル・コーポレーション