Pat

J-GLOBAL ID：200903097860392550

半導体装置のトレンチ素子分離方法

Inventor： 李 漢 信 ,  申 裕 均 ,  朴 ▲きゅん▼ 媛
Applicant, Patent owner： 三星電子株式会社
Agent (1)： 八田 幹雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1998144398
Publication number (International publication number)：1999176924
Application date： May. 26, 1998
Publication date： Jul. 02, 1999
Summary：

【要約】【課題】 半導体装置のトレンチ素子分離方法を提供する。【解決手段】 半導体基板の所定領域が蝕刻され、形成されたトレンチ領域の側壁及び底に熱酸化膜を形成し熱酸化膜により囲まれたトレンチ領域に高密度プラズマ酸化膜を形成する半導体装置のトレンチ素子分離方法において、熱酸化膜及び高密度プラズマ酸化膜間に緩衝層を介在させることによって、高密度プラズマ酸化膜によるストレスがトレンチ領域の側壁及び底に加えられる現象を緩和させることができる。これにより、トランジスターのオフ電流を減らし、半導体装置の電力消耗を減らせることができることはもちろん、半導体記憶素子のメモリーセル特性、例えばDRAMセルまたはSRAMセルのデータ維持特性を改善させることができる。

Claim (excerpt)：

半導体基板上にパッド酸化膜及びパッド窒化膜を順に形成する段階と、前記パッド窒化膜及び前記パッド酸化膜を連続的にパターニングし、前記半導体基板の所定領域を露出させてパッド酸化膜パターン及びパッド窒化膜パターンを形成する段階と、前記露出した半導体基板を蝕刻し、トレンチ領域を形成する段階と、前記トレンチ領域が形成された結果物を熱酸化させ、前記トレンチ領域の側壁及び底に熱酸化膜を形成する段階と、前記熱酸化膜が形成された結果物全面に緩衝層を形成する段階と、前記緩衝層により囲まれたトレンチ領域を充填する高密度プラズマ酸化膜パターンを形成する段階とを含むことを特徴とする半導体装置のトレンチ素子分離方法。