Pat
J-GLOBAL ID:200903097889954590

ヘテロ接合バイポーラトランジスタおよびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 小鍜治 明 (外2名)
Gazette classification:公開公報
Application number (International application number):1992044403
Publication number (International publication number):1993243256
Application date: Mar. 02, 1992
Publication date: Sep. 21, 1993
Summary:
【要約】【目的】 コレクタ空乏層内の電子走行時間短縮による高速化と小さいオン電圧による低消費電力化が可能となるヘテロ接合バイポーラトランジスタと表面再結合電流の低減により素子の微細化が図れる製造方法を提供する。【構成】 n型InPからなるコレクタ層2、p型(In0.53Ga0.47As)0.5(In0.52Al0.48As)0.5からなるベース層4、エミッタが薄いn型InP層とn型(In0.53Ga0.47As)0.5(In0.52Al0.48As)0.5層により構成されており、ベース層4とコレクタ層3間にコンダクションバンドオフセット(△Ec)がないので、電子はベースからコレクタに妨害されることなしに走行する。
Claim (excerpt):
InP基板上に少なくともn型InPからなるコレクタ層、InP基板と格子整合したp型Inx(GayAly-1)1-xAsからなるベース層で構成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
IPC (3):
H01L 21/331 ,  H01L 29/73 ,  H01L 29/205

Return to Previous Page