Pat

J-GLOBAL ID：200903097898250678

半導体装置およびその製造方法

Inventor： 田中 雅浩
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：2001260228
Publication number (International publication number)：2003069019
Application date： Aug. 29, 2001
Publication date： Mar. 07, 2003
Summary：

【要約】【課題】本発明は、縦型構造の半導体装置において、性能の向上と機械的強度の向上とを両立できるようにすることを最も主要な特徴としている。【解決手段】たとえば、n- 型半導体基板11の表面部にp型ベース層12を形成し、そのp型ベース層12の表面部にn+ 型エミッタ層13を形成する。また、n- 型半導体基板11の表面上には、エミッタ電極14とゲート電極16とを形成する。そして、n- 型半導体基板11の下部側には、n+ 型バッファ層21およびp+ 型コレクタ層17を形成する。こうして、プレーナゲート構造のパンチスルー型のIGBTを実現するとともに、p+ 型コレクタ層17に接合基板22を接合してなる構成となっている。

Claim (excerpt)：

半導体基板の上下方向にキャリアが移動することにより導電する構造の半導体素子と、この半導体素子の前記半導体基板に接合された接合基板とを具備したことを特徴とする半導体装置。

IPC (7)：

H01L 29/78 655 ,  H01L 29/78 652 ,  H01L 29/78 653 ,  H01L 21/02 ,  H01L 21/329 ,  H01L 29/41 ,  H01L 29/861

FI (7)：

H01L 29/78 655 B ,  H01L 29/78 652 L ,  H01L 29/78 653 A ,  H01L 21/02 B ,  H01L 29/44 B ,  H01L 29/90 P ,  H01L 29/91 B

F-Term (9)：

4M104BB01 ,  4M104BB02 ,  4M104BB05 ,  4M104BB09 ,  4M104CC01 ,  4M104FF01 ,  4M104FF02 ,  4M104GG09 ,  4M104GG18