Pat
J-GLOBAL ID：200903098006779560
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
青木 朗 (外3名)
Gazette classification：公開公報
Application number (International application number)：1991251410
Publication number (International publication number)：1993090300
Application date： Sep. 30, 1991
Publication date： Apr. 09, 1993
Summary：
【要約】【目的】 本発明は、半導体装置の製造方法に関し、T型断面パターンの開口あるいは方形パターンの開口を高寸法精度で形成することが可能な半導体装置の製造方法の提供を目的とする。【構成】 塗布したネガレジスト3に、形成すべき開口の幅に相当する間隔をあけて対向するレジストラインを形成するように露光及び現像を行って形成された孤立ネガレジストラインパターン5を硬化させ、更にポジレジスト6を塗布してネガレジストライン5上に開口する。
Claim (excerpt)：
ゲート用活性層を形成した半導体基板(1)上にネガレジスト(3)を塗布し、形成すべきゲート長に相当する間隔をあけて対向する1対のレジストラインを形成するように露光して現像を行い、こうして形成されたネガレジストラインパターン(5)を硬化させ、次いでポジレジスト(6)を塗布し、上記レジストラインパターン(5)にまたがる、形成すべきオーバーゲート長に相当する領域に露光しそして現像を行って、T型ゲート電極を形成するためのT型ゲート開口(8)を形成する工程を含むことを特徴とする半導体装置の製造方法。
IPC (3)：
H01L 21/338
, H01L 29/812
, H01L 21/28
