Pat
J-GLOBAL ID:200903098026966863

ディスプレイ装置の動画像歪除去回路

Inventor:
Applicant, Patent owner:
Agent (1): 古澤 俊明 (外1名)
Gazette classification:公開公報
Application number (International application number):1995201387
Publication number (International publication number):1997034401
Application date: Jul. 14, 1995
Publication date: Feb. 07, 1997
Summary:
【要約】【課題】 原映像信号と発光輝度の差異を無くして画質の向上を図ること。【解決手段】 サブフィールド駆動法(例えばADSサブフィールド法)による信号処理で多階調画像を表示するディスプレイ装置10において、サブフィールド駆動法による信号処理前(信号変換前)に原映像信号を補正するための補正回路20を設け、この補正回路20は、原映像信号を1フレーム遅延させるフレームメモリ24と、各画素について、原映像信号とフレームメモリ24の出力信号に基づいて、画素毎にサブフィールド駆動法に起因する原映像信号と発光輝度の差異をなくすための補正データを設定して出力する補正定数設定回路26と、この設定回路26の出力する補正データに原映像信号を加算してディスプレイ装置10への映像信号とする加算回路28とを具備し、補正回路20で原映像信号と発光輝度の差異を無くして動画像の歪(偽輪郭)を除去する。
Claim (excerpt):
ディスプレイパネルの1画面表示期間を表示階調に対応したビット数N(Nは2以上の整数)の表示期間に時分割し、各分割表示期間のサスティンパルス数に各ビットに対応した重み付けをして多階調画像を表示するようにした、サブフィールド駆動法によるディスプレイ装置において、前記サブフィールド駆動法による信号処理前に原映像信号を補正するための補正回路を設け、この補正回路は、前記原映像信号をMフレーム(Mは正の整数)遅延させて出力するMフレーム遅延回路と、前記ディスプレイパネルの各画素について、前記原映像信号と前記Mフレーム遅延回路の出力信号に基づいて、画素毎に前記サブフィールド駆動法に起因する原映像信号と発光輝度の差異をなくすための補正データを設定して出力する補正定数設定回路と、この補正定数設定回路の出力する補正データに前記原映像信号を加算し、前記サブフィールド駆動法による処理対象の映像信号とする加算回路とを具備してなることを特徴とするディスプレイ装置の動画像歪除去回路。
IPC (2):
G09G 3/28 ,  H04N 5/66
FI (3):
G09G 3/28 K ,  G09G 3/28 B ,  H04N 5/66 A
Patent cited by the Patent:
Cited by examiner (1)

Return to Previous Page