Pat
J-GLOBAL ID：200903098097816994

半導体装置とその製造方法

Inventor：
小山内 潤

About 小山内 潤


Applicant, Patent owner：
セイコーインスツルメンツ株式会社

About セイコーインスツルメンツ株式会社


Agent (1)： 坂上 正明
Gazette classification：公開公報
Application number (International application number)：2000286913
Publication number (International publication number)：2001345444
Application date： Sep. 21, 2000
Publication date： Dec. 14, 2001
Summary：
【要約】【課題】 高耐圧でかつ低抵抗であるパワーMOSFET半導体装置を、低コストかつ短製造ターンアラウンドタイムで供給すること目的とする。【解決手段】 プレーナ型パワーMOSFETにおいて、ドリフト領域内にトレンチを形成し、そのトレンチ側壁および底部にボディ拡散層を形成する(トレンチ形成後拡散させる)構造とし、その構造が得られる製造方法による。深いボディ拡散形成は高耐圧化と低抵抗化に効果があるが、その構造を達成するためには、通常エピタキシャル成長と深いボディ領域の選択形成とを複数回行わねばならず、製造工程の増大に伴う製造コスト高騰や製造期間の長大を招く。しかし本構造を用いるとはるかに簡素に同等の効果をもたらすことが可能となる。
Claim (excerpt)：
高濃度である一導電型半導体基板と、前記半導体基板の表層に形成された低濃度の一導電型半導体層と、前記低濃度半導体層中に表面から選択的に形成したトレンチと、前記トレンチの側壁および底部に形成された低濃度の逆導電型半導体拡散層と、前記逆導電型半導体拡散層と部分的にオーバラップして前記低濃度一導電型半導体表層に選択的に形成された比較的浅い低濃度の逆導電型半導体拡散層と、前記比較的浅い低濃度の逆導電型半導体拡散層中に選択的に形成された高濃度の一導電型半導体拡散層と、前記低濃度の一導電型半導体層および前記比較的浅い低濃度の逆導電型半導体拡散層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に選択的に形成されたゲート電極とを有することを特徴とする半導体装置。
IPC (4)：
H01L 29/78 652 ,  H01L 21/22 ,  H01L 21/225 ,  H01L 21/336
FI (6)：
H01L 29/78 652 C ,  H01L 21/22 V ,  H01L 21/22 E ,  H01L 21/225 P ,  H01L 21/225 Q ,  H01L 29/78 658 A
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM